基于Sopc的数字心率计设计

　　现有的测量心率的仪器设备大多是基于单片机的心率计[1],功能单一、精准性不够.为此设计了一种基于sopc的数字式心率计,该系统具有运行稳定,兼容性强,实时显示,数据准确等优点.

　　1　系统的总体结构

　　本系统大致可分为两部分:心电信号的采集、预处理和数字信号的处理、存储和传输.这里通过脉搏波的采集来反映心电信号,由于脉搏信号是一个非常微弱的信号,而且容易受到环境因素的影响,因此在对脉搏信号进行分析处理前必须进行信号的放大和噪声的处理,以得到一个准确的脉搏信号,为后面进行的信号分析提供精准的原始数据.将预处理后得到的模拟信号与参考电压相比较得到一方波信号,实现了脉搏信号从模拟信号到数字信号的转换.将方波信号输入到sopc系统中进行处理,最后再将处理的结果输出显示.系统框图见图1.

　　2　Sopc系统硬件设计

　　2.1　系统硬件平台

　　本系统的硬件设计是基于Altera公司的DE2开发平台,其主控芯片为CycloneⅡ系列EP2C35F672C6的FPGA芯片.该开发平台具有较为强大的硬件功能:在存储方面有8M的SDRAM,512KB的SRAM,4M的FLASH,可扩展SD卡;在I/O接口上,DE2包含有RS-232和PS/2串行接口,VGA接口,Ethernet接口,一个USB2.0接口,视频输入接口,音频输入输出接口及2个扩展口;在显示控制方面,7个数码显示管,一个16×2 LED显示屏,18个红的LED灯,9个绿的LED灯,4个按键,18个开关及两个晶振时钟(27 MHz和50MHz).在这两个晶振时钟不能满足系统需求的情况下,还可以从外部输入时钟.

　　2.2　时钟分频电路设计

　　该模块的功能是将开发板提供的时钟主频率进行分频,向信号处理与存储模块和告警控制模块提供时钟.本设计是对27 MHz的晶振频率进行分频,得到1 kHz(clk1)和10 Hz(clk2)的时钟信号.其中clk1输入到信号处理与存储模块中,clk2提供给告警控制电路.提高clk1的频率可以增加心率计的测量范围和精确度,但同时也会使电路变得复杂;而clk2决定了告警显示模块中发光二极管的闪烁快慢[2].时钟分频电路的VHDL硬件描述语言如下.

　　2.3　告警控制电路

　　该电路是根据信号处理与存储模块中得到的心率数据来判断心率的状态[3].运用多个比较器相连接就可以实现该功能模块,在Quartus II开发软件中可以通过MegaWizard Plug-In Manager定制所需的功能模块,生成的模块如图2所示.

　　经过告警电路处理,输出判断的结果.将判断的结果输入到告警显示模块中,进行显示,用不同颜色的发光二极管来显示,绿色表示正常、红色表示心率过快或过慢、黄色表示心率不齐.

　　2.4信号处理与存储模块