高速并行处理模式下同步时序研究

简介

总结了高速时钟电路时序分析及计算方法，并且对SDRAM在源同步工作方式下的总线时序计算做出了全面的介绍。通过对实际电路设计的分析得出了具有参考价值的结论，并对高速电路的PCB布局给出了分析。