针对某型导弹测试设备电路板检测仪激励信号源具体要求，采用了基于直接数字频率合成技术（DDS）的信号发生器设计方法，介绍了DDS的工作原理，详细阐述了基于FPGA设计DDS信号发生器的主要环节和实现的方法。采用了硬件描述语言Verilog HDL，完成了信号发生器的电路设计和功能仿真，并通过DE2—70开发板结合嵌入式逻辑分析仪Signal—Tap Ⅱ进行了分析验证。实验结果表明，该信号发生器能较好地产生所需激励信号，具有较高的实用价值。

以ALTERA的EPM7128SLC84—15用作超声波信号处理，采用PHILIPS的LPC2148作为处理器，发挥CPLD内部逻辑资源丰富的优势，可以显著提高计时精度。系统分为变送器和主仪器两部分。变送器部分主要负责前端传感器的驱动、数据的计算和处理、回波信号的变送。主仪器则负责将前端传过来的数据进行处理，并提供人机交互接口。用标准杆法测定声速，可以有效的补偿外部干扰因素的影响。

介绍了基于FPGA的四层电梯控制系统的设计。该系统采用Altera公司的Cyclone Ⅱ系列FPGA芯片EP2C5T144作为主控制芯片，采用Verilog—HDL编程描述，实现对电梯的智能控制，经仿真验证，完成所要求功能。该设计采用模块化编程，升级可实现任意多层电梯系统，具有很强的适应性和实用性。

阻塞赋值与非阻塞赋值语句作为verilogHDL语言的最大难点之一，一直困扰着FPGA设计者，而其中的错误又隐晦莫测，理解不透彻会直接导致运用不当，使设计工程达不到预期效果，而排错又相当麻烦。阻塞赋值与非阻塞赋值语句既血脉相连，又有本质的区别。透过原理和实际应用．从不同侧面对阻塞赋值与非阻塞赋值进行剖析，并阐述了阻塞赋值与非阻塞赋值的各自特点及其应用。