针对实验室的差分电容变化量为fF量级、频带宽度为0-20kHz的电容式加速度计,设计了一种可以有效减少噪声、失调电压和寄生电容影响的读出电路。该电路由开关电容积分电路、低噪声运放和单位增益采样保持电路组成。在0.5μm 2P3MCMOS工艺下完成该电路设计,通过仿真结果表明,该电路的输出电压与差分电容变化量成很好的线性关系,可以检测差分电容变化量达到fF量级。

介绍了一种利用格雷码在焦平面CMOS读出电路中实现灵活读出方式，并且改善芯片整体性能的设计思想，采用的仿真设计工具是Cadence IC 5．0。在分析格雷码特征的基础上，利用格雷码的反射性和单步循环特性设计了一种不同于传统结构的新型读出电路，并给出了相应的仿真波形。该读出电路以较简单的结构实现了四种顺序的读出方式，同时降低了芯片功耗并提高了稳定性。