SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流[1].其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)复用的方法.本文介绍以可复用IP设计方法,设计串行外设接口SPI(Serial PerIPheral Interface)模块IP核的思路,用Verilog语言实现,并经FPGA验证,通过TSMC(台湾集成电路制造公司)的0.25μm工艺生产线流水实现,完成预期功能.

JPEG2000的位平面编码运算开销很大,是编码器提高速度的瓶颈.为了使JPEG2000能用于实时图像处理,本文设计了存储优化的硬件实现方案,设计以verilog语言描述,通过了功能仿真和逻辑综合,最终实现的IP核能在0.1s完成512×512的灰度图像的编码.