介绍了基于机群技术、网络技术、大容量光纤存储技术的水中目标特性与背景特性信息系统设计方案,给出了系统的总体功能结构、软硬件平台设计及系统实现的技术要点。

介绍应用于某型声纳仿真测试仪的并行多处理系统，该系统以TMS320C30为基本处理单元，并具有较强的并行处理能力。给出仿真仪的硬件体系结构和软件开发方法，具有性价比高、开发周期短等优点。

本文介绍了一种由一台PC机和多台单片机系统组成的水池数控坐标回转装置的研究与开发工作,详细阐述了装置的基本组成、工作原理和软硬件设计方法.系统在设计中采用了多CPU并行处理方式解决了控制过程中的实时性和多任务等传统技术难题.

针对光电经纬仪系统中通信系统的特点和技术要求，提出一种基于SOPC（system on a programma-blechip，可编程片上系统）技术的光电经纬仪数据通信系统的设计方案。通过在单片低成本的FPGA上集成多核并行处理架构，实现MIMD（multiple instruction multiple data，多指令多数据流）机制来达到提高通信数据处理速度、减少延时的目的。与传统的实现方案相比，该方案有着明显的优势。

研究制作了一种采用高速线阵CCD的实时相关速度计，其测量数据的输出速率可达每秒一万次。针对以往光学相关测速方法的问题进行了讨论，探讨了适合FPGA并行处理的算法，制作了高速线阵CCD摄像机及其处理装置。通过实验验证了系统的可行性和可实现性。

提出了基于现场可编程门阵列（FPGA）动态轨道衡数据采集系统.该系统以AD7703作为模数转换器件,并采用FPGA作为采样控制器,对8路传感器信号采样,采样值以异步串行方式通过RS232接口输出到上位机.整个系统逻辑的设计在QuartusⅡ9.0开发环境下完成.硬件测试结果表明,通过采用AD7703的自标定方式,有效解决了数据采集过程中出现的零点漂移、增益误差等问题.利用FPGA的并行处理能力,可以对8路信号并行采样,提高数据采集的速率,满足了轨道衡高精度、高速度的设计要求.

介绍了ＣＡ３３１８视频Ａ／Ｄ转换器，主要功能、特性与应用。

实现基于多核处理器构架的JPEG解码算法；通过将JPEG算法并行化，在多个处理器核上并行处理，并针对多核处理器构架进行内存读取等方面的优化，可极大地提高JPEG解码算法的解码速度。实测表明，在4核集成的多核处理器上，JPEG图像的平均解码周期为单核处理器上的28％左右。

本文介绍了FPGA多路数据并行处理中所普遍遇到的序列传输与界面问题;提出了一系列具有普遍实际意义的处理方法,并以人工神经网络控制算法为例进行了软、硬件综合处理过程设计演示,从而为进一步推广FPGA的现代信息学、统计学数字处理技术开发提供了借鉴。

本文介绍了卫星测控多波束系统DSP模块的设计以及功能实现,在DSP模块的设计中使用了两片TigerSHARC DSP芯片并行连接,在500 ms内完成测向和波束合成权值的计算.高性能的DSP芯片和优越的阵列信号处理算法保证信号能够得到及时准确的处理,满足了系统的需求.