基于CPLD的数字湿度计设计

　　在纺织、制药、石化、电子等工业过程以及科学试验中常常需要对湿度进行在线测量,随着工业现代化的发展,对湿度测量仪表的要求越来越高,高可靠性、低功耗、数字化成为重要的性能指标。运用VHDL语言在可编程器件CPLD上设计实现湿度计的各种控制及运算功能电路,采用高性能的A/D转换器和湿度传感器设计构成的数字湿度计,具有结构简单、抗干扰能力强、功耗小、可靠性高、速度快等特点。

　　1　电路组成及工作原理

　　数字湿度计要求能实时检测外界环境湿度,检测范围0～100 RH,并且能实时连续显示湿度值,其电路组成原理框图如图1所示。湿度传感器采用具有精度高、线性好的集成湿度传感器IH3605。A/D转换器采用12 b并行数据输出的AD574。CPLD采用ATLERA公司的EPM7160S,他是系统的控制核心,主要由3个功能模块电路构成:A/D转换时序控制模块、码制变换模块以及动态扫描显示模块。3个模块的功能分别为发出控制信号启动A/D转换及读取采样值、对A/D采样值进行码制转换、发出控制信号驱动LED显示相应数据。

　　系统工作原理:湿度传感器输出信号经处理后,输出0～4 V的电压信号送入A/D转换电路中,然后A/D转换时序控制模块发出控制信号,启动A/D转换器进行转换,A/D采样得到的数字信号在码制变换模块中转换为相应的显示代码,最后经显示控制模块发出控制与驱动信号,驱动LED显示相应的数据。

　　2　CPLD功能模块设计

　　数字湿度计的控制核心CPLD的3个功能模块皆用VHDL语言编程实现,下面主要介绍CPLD的3个功能模块的设计。

　　2.1　A/D转换控制电路设计

　　AD574转换器的逻辑控制表如表1所示。根据逻辑控制表,将控制端K12/8接高电平,利用CS,A0,RC端来控制AD574的各工作状态。

　　本电路采用有限状态机实现对A/D的控制,状态转换图如图2所示。状态机分成6个状态,其中S0为初始化;S1启动转换(CS = 0,RC = 0);S2等待转换结束,即等待转换结束标志STS由低电平变为高电平;S3为A/D转换结果输出;S4为锁存信号发出;S5停止A/D转换。

　　COM组合进程以STS和Current_state为敏感信号,当STS由低变高或Current_state变为next_state时对现状态进行判断,改变CS,A0和RC的状态完成对AD574的控制。REG时序进程以CLK为敏感信号,在CLK的上升沿将Current_state转换到next_state。LATCH进程以LOCK为敏感信号,在LOCK的上升沿锁存AD574的输出值。其中,COM组合进程的VHDL程序如下:

　　2.2　码制变换电路设计

　　码制变换电路主要实现的功能是将A/D采样,并经锁存后送来的12 b的二进制数转换成对应的3组BCD码,供LED动态扫描电路使用。