基于VME总线的高速A/D缓冲系统的研制

在一军工项目中,我们研制了基于VME总线的高速数据采集缓冲系统。在该系统中,模拟信号被高速数字化,经存储器缓冲后,通过VME总线的P2插口送给主计算机进行数字处理在该系统的研制中,我们成功地应用了高速数据采集技术、高速FIFO缓冲技术、存储器总线切换技术、VME及PC/ISA总线接口技术。本文给出系统的整体描述后,着重介绍这些技术在本系统中的成功应用。

1　系统整体结构

系统包括两个VME插件(分别为两个通道的高速A/D缓冲插件)、ISA总线扩展PC插板和PC机的检测软件。其中两个VME插件为系统的核心部件,已完成信号的缓冲、数字化、存储器缓冲和切换、向VME总线的数据发送以及与PC/ISA总线的接口。ISA总线扩展PC插板和PC机的检测软件使得可以用PC机来检测VME插件的工作状况、显示被采集信号波形、对信号进行离线计算和处理,以方便对采集插件的调试。为了使得两个通道的性能保持一致,两个通道的结构完全相同。采集缓冲插件的原理框图如图1。

模拟信号经过调理后,A/D转换分辨率为8bits的数字信号,存储器由两片4kB的FIFO组成,一片处于写状态时,另一片处于读状态。A/D变换的结果写入处于写状态的FIFO,同时处于读状态的FIFO,按照发送接口的格式,通过VME的P2插口向VME总线的实时计算机发送数据。切换逻辑电路监视两片FIFO的状态,在一次写入和发送完成后改变两片FIFO的读写状态,切换读写总线,时钟电路缓冲和切换外时钟源和板内时钟源,并受到触发信号的开关控制。

AT总线接口除用于通过P3口和AT扩展板,联结PC机以及PC监视程序,观察A/D板的采集波形和调整A/D缓冲器工作状态以外,在正常使用情况下,P3口可联结高速磁带机,对数据进行海量存储。

A/D缓冲器的具体指标如下:

1)模拟调整采用50Ω匹配输入,衰减量、放大倍数和移位电平可分别调整,输入幅度一般为+5～-5V。模拟输入带宽大于30MHz。

2)ADC分辨率为8bits。

3)存储量为两片4kB的FIFO,交替工作。

4)采样时钟最高为66.667MHz,板上提供的时钟为66.667MHz,A/D的时钟电路对外时钟分频作为A/D转换时钟,外时钟最高为133.334MHz。

5)外触发信号为标准的TTL信号,上升沿触发。触发开始后,数据开始写入处于写状态的FIFO。

6)P2口发送数据组由外触发信号触发开始,发送频率为采样时钟频率的1/14,每个数据组包括4096个发送时钟和4095个连续采样数据,最后一个数据无用。

7)PC机接口是用PC机将A/D发送接口的数据引入,在PC机上显示ADC波形,这时发送时钟被PC机DMA时钟代替,P2口、P3口的发送数据速率等于PC机的DMA传送速率。

2　高速A/D变换

本系统采用ADI公司的AD9002高速A/D变换器,该芯片为ECL逻辑电平,最高采样率高达125MSPs,分辨率8bit。AD9002及其使用时的周边电路结构见图2。