基于CS5451A多路同步数据采集系统设计

　　继电保护或者测控装置都需要同步采集多路的电压或者电流信号，现在一般的实现方式都是用多路逐次逼近型ADC(譬如AD7656或者ADS8-556)实现多路同步数据的采集，这种方案采样速度高、控制简单，但是每一通道都需要基于运算放大器的抗混叠滤波器，所以实现起来成本高、占用PCB面积大。本文提出一种使用CS5451A模数转换芯片实现多路同步数据采集的实现方案，这种实现方式电路简单、成本低。在本方案中，处理器选用的是飞思卡尔MPC8313处理器，主频333 MHz。CS5451A如果用CPU直接控制，由于CS5451A芯片输出数据速率低，处理器与ADC速度严重失配会大大占用CPU的开销，本文提出一种利用XILINX可编程逻辑芯片FPGA实现异步FIFO和串并转换模块来实现采样数据的接收的方法，串并转换模块只需要接收一帧数据，存到异步FIFO后，向CPU发出一个中断信号，在中断服务子程序中CPU读走FIFO中的数据，这样可以大幅度提高CPU的利用率，系统结构简单，易于实现。

　　1 CS5451A概述以及电路的设计

　　CS5451A是Cirrus Logie公司设计的一款高度集成的模数转换芯片。在一个硅片上集成了6个△-∑A/D转换器，6个数字滤波器和一个与微控制器或DSP相联接的串行接口。CS5451A包括3个电压测量通道、3个电流测量通道，它们的主要区别是3个电流测量通道的运算放大器的增益是可以更改的，可以设置成1倍或者20倍，而电压通道的增益固定为1倍。由于△-∑A/D转换器采用过采样技术以及数字滤波器，所以简化了ADC前级的抗混叠滤波器的设计。在本设计中抗混叠滤波器只设计了1阶低通滤波器。CS5451A结构框图如图1所示。

　　在本设计中CS5451A的配置如下：

　　1)ADC电流通道增益设置为1倍增益，这样，6个通道增益都为1，电流通道和电压配置一样，每一通道不再有区别，容易做成通用的模拟输入设计。

　　2)最大输入范围为+20 V，互感器输出的电压信号通过电阻分压网络产生一个最大为±800 mV的电压信号，通过一介低通滤波器进入ADC芯片，CS5451A电路设计如图2所示。

　　3)使用内部1.2 V参考电源。

　　4)时钟输入为4.096 MHz。

　　5)数据输出速率4.0 k还是2.0 k由CPU控制。

　　2 异步FIFO的设计

　　本设计中所用的FPGA芯片是XILINX公司的XC3S100E，XC3S100E是XILINX SPARTAN3E系列一款最低容量的FPGA芯片，此系列FPGA利用90 nm工艺实现低成本高容量的需求，XC3S100E具有以下资源：

　　1)有2160个逻辑单元;

　　2)具有RAM资源87 kB(其中BLOCK RAM 72 kB，分布式RAM 15 kB);

　　3)具有两个DCM;

　　4)具有4个乘法器;