利用FIFO实现A/D与ARM处理器接口

　　在高速数据采集系统中，若A/D转换器直接与微处理器MCU相接，则因高速A/D的转换速率较高，迫使MCU不断地读取转换结果，因而就占用了MCU大部分的I/O带宽，降低了MCU的工作效率。在此情况下通常都会加缓存器，这样“模/数转换器缓存器一处理器”就成为一种通用模式。下面就介绍如何利用FIFO芯片CY7C4255V实现高速高精度模/数转换器AD767l与LPC2200系列ARM处理器的接口。

　　1 器件简介

　　1.1 模/数转换器AD7671

　　AD767l是采样速率达1Msps的16位逐次逼近型高速高精度模/数转换器，采用5V单电源供电，并能提供单极性和双极性两种输入方式，可适用不同的输入范围;它还提供校准与误差校正电路、内部时钟、8位或16位并行口和1个串行口。AD7671能够达到16位分辨率，而且无失码，最大积分非线性误差(INL)仅为±2.5 LSB，能够满足各种高精度应用的要求。

　　通常情况下，AD7671有两种数据读取方式：一种是在数据转换完成后，读取转换的数据;另一种是在数据转换的过程中，读取上一次转换完成的数据。图l中的时序图描述了后一种情况，即主控制器发出CNVST信号后，检测BUSY信号。当BUSY信号置为高电平时，读取由上一个转换过程所转换的数据。

　　1.2 FIFO芯片CY7C4255V

　　FIFO(First In First Out)简单说就是指先进先出。作为一种新型大规模集成电路，FIFO芯片以其灵活、方便、高效的

　　特性，逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越来越广泛的应用。CY7C455V是Cypress公司的3.3V高速，低功耗的FIFO，芯片容量为8K×18位，最高工作速率为100MHz(最短读/写时间为10ns)，输入/输出端口由单独的时钟和使能信号控制，具有“空”、“满”、“半满”和可编程的“几乎空”、“几乎满”标志。

　　CY7C4255的18位输入/输出端口由单独的时钟和使能信号控制。输入端口由一连续写时钟(WCLK)和写使能信号(WEN)控制,当写使能WEN有效时，数据在每个时钟周期WCLK信号的上升沿被连续写入FIFO存储器中。同样，输出端口由一连续读时钟(RCLK)和读使能信号(REN)控制，而且有一个输出使能引脚(OE)。如果是单时钟操作，则读/写时钟可连接在一起;在异步读/写应用中，两个时钟可以是独立的，时钟频率最高可达100 MHz。利用芯片提供的级联输入(WXI、RXI)、级联输出(WXO、RXO)和首先加载(FL)引脚可进行深度扩展。

　　1.3 ARM处理器LPC2210

　　LPC2210是基于一个支持实时仿真和嵌入式跟踪的16/32位144脚ARM7TDMI-S核的微控制器。它内部包含ARM7TDMI-S核与片内存储器控制器接口的ARM7局部总线、与中断控制器接口的AMBA高性能总线(AHB)和连接片内外设功能的VLSI外设总线(VPBARM AMBA总线的兼容超集)。LPC2210具有16KB片内静态RAM;片内外设与器件引脚的连接由引脚连接模块控制，该模块由软件进行控制以符合外设功能与引脚在特定应用中的需求;通过外部存储器接口可将存储器配置成4组，每组的容量高达16MB，数据宽度为8/16/32位;具有2个32位定时器(带4路捕获和4路比较通道)、PWM单元(6路输出)、实时时钟和看门狗;多个串行接口包括2个16C550工业标准UART、高速I2C接口(400kb/s)和2个SPI接口;多达76个通用I/O口(可承受5V电压)，12个独立外部中断引脚EIN和CAP功能。