用CPLD实现DSP与背板VME总线之间的连接

　　1 引言

　　CPLD是一种用户可以根据自行需要而自己能够设计构造其逻辑功能的数字集成电路系统,实现了硬件设计的软件化。CPLD具有丰富的可编程I/O引脚，具有在系统可编程( In System programmability)、使用方便灵活的的特点;近年来， CPLD器件成本不断下降，集成密度、速度和性能大幅度提高，一个芯片就可以实现一个复杂的数字电路系统;再加上使用方便的开发工具，使用CPLD器件可以极大地缩短产品开发周期，给设计、修改带来很大方便。CPLD成为一种可优化硬件电路设计且具竞争力的产品。

　　ALTERA 公司不仅提供大规模的CPLD 和FPGA 器件, 同时也提供一套十分有特色的综合工具MAXPLU S- II, 设计者既可以使用原理图输入, 也可以使用文本输入方式, 更可以二者混合输入。从编译、综合、布线到仿真、下载一气呵成, 十分方便。

　　TMS320C6713是TI公司在TMS320C6711的基础上推出的新一代浮点DSP芯片，它可以在255MHz的时钟频率下实现1800MIPS/1350MFLOPS的定点和浮点运算，极大程度上满足了高速数据采集与实时控制系统对信号处理速度的要求。作为下位机使用时，它可通过主机口HPI与各种不同类型的上位机连接。

　　本文将给出如何使用ALTERA 公司的CPLD 器件EPM7128AE-144实现DSP的HPI口和背板的VME总线之间的连接方法。

　　2 TMS320C6713的HPI

　　TMS320C6713HPI结构如图1所示。

　　2.1 TMS320C6713HPI口的接口信号

　　TMS320C6713的HPI口是一个16位宽的并行端口。上位机掌管该端口的主控权，可通过HPI直接访问TMS320C6713的存储空间和外围设备。表1总结了TMS320C6713HPI的接口信号的基本特征。

　　下面对它们的具体工作方式进行说明。

　　(1)HD[15-0]可以看作数据地址的共用总线，通过HD[15-0]传送的数据包括控制积存器的设置值、初始化的访问地址以及要传输的数据。

　　(2)HCNTL[1-0]信号控制当前访问的是HPI的哪一个寄存器，还提供了一个对HPI数据寄存器(HPID)进行自增的访问方式。表2给出了HCNTL[1-0]控制信号功能。

　　(3)HHWIL的作用是表明区分HD[15-0]上传输的是32位数据中的高16位还是低16位。

　　表2 HCNTL[1-0]控制信号的功能

　　(4)#HAS信号用于复用地址数据总线的主机。

　　(5)#HCS、#HDS1和#HDS2信号在片内组合为一个低有效的#HSTROBE信号，如图2所示。它的作用是：读取时#HSTROBE信号的下降沿锁存输入HPI的控制信号，写入时其下降沿和读取时作用相同，上升沿则锁存写入的数据。

　　(6)#HRDY信号表明HPI是否已准备好传输数据，作用是在接口时序上插入等待状态。

　　TMS320C6713HPI中用三个寄存器来完成主设备和CPU的通信，他们是HPI数据寄存器(HPID)、HPI地址寄存器(HPIA)、HPI控制寄存器(HPIC)。HPID中存放的是主机从TMS320C6713存储空间中写入的数据。HPIA中存放的是主机访问TMS320C6713存储空间的地址。HPIC中存放的是TMS320C6713的控制信息，其高16位和低16位内容相同。