一种新型DSP(TS101)中的链路DMA研究

　　1　引言

　　雷达处理过程中大量复杂信号的处理算法要求信号处理机具有每秒超过百亿次的浮点运算能力，如此高的速度在目前的技术条件下无法用单片DSP实现，需要采用多片并行处理技术才能满足处理速度的需求。TS101处理器是AnalogDevices公司推出的一种新型高速实时数字信号处理芯片(DSP)，其峰值运算能力可达18亿次/秒。TS101采用改进的静态超标量流水结构，适用于构成各种不同的并行多处理器系统，可以较好的满足雷达信号处理的要求。在多片DSP组成的并行系统中，链路口应用得到了越来越多的重视，各DSP间可通过链路口互连解决多处理器之间共同占用总线所产生的数据通信瓶颈问题，增强处理器之间的通信能力。链路DMA(DirectMemory Access)是在处理器内核不干预情况下的后台高速数据传送机制，其传输方式灵活，不占用内核的处理时间，因而在雷达信号的并行实时处理系统中尤为重要。本文对TS101中链路口的DMA传输方式进行了探讨。

　　2 TS101的链路口及链路DMA传输

　　2.1 链路口

　　TS101是高性能128bit浮点数字信号处理器(DigitalSignal Processor?DSP)?有四个链路口。每个链路口由发送器和接收器两部分组成，每部分都有一个128bit的移位寄存器和一个128bit的缓冲寄存器，其结构如图1所示。每个链路口均有8bit数据线和LxCLKIN、LxCLKOUT和LxDIR(x为链路口序号0～3)三个控制引脚，可支持多片TS101处理器间点对点的双向数据传送。其中LxDIR 用来指示链路口的数据流向。LxCLKIN和LxCLKOUT为链路口的时钟/确认握手信号。数据发送时，LxCLKOUT为时钟信号，LxCLKIN为确认信号;数据接收时，LxCLKIN为时钟信号，LxCLKOUT为确认信号。发送数据时，首先传输四字数据到链路发送缓冲寄存器LBUFTx，再将其复制到移位寄存器(若移位寄存器为空，此时LBUFTx可被写入新的数据)，然后以字节的形式发送出去(先发送低字节)，每个字节在链路时钟的上升沿和下降沿被驱动和锁存(SHARC系列DSP只在一个时钟沿驱动数据)。接收器的移位寄存器为空时，系统将开始接收发送方传输的数据并将其送入移位寄存器，同时驱动LxCLKOUT为低。当整个四字到齐后，如果接收缓冲寄存器LBUFRx为空，系统会将四字数据从移位寄存器复制到LBUFRx，并在数据被取走后驱动其LxCLKOUT为高，以告诉发送方接收缓冲寄存器为空，可以准备接收新数据。发送方检测到LxCLKIN为高后立即进行下一次传输。所有的链路口都可用于TS101处理器的引导(SHARC系列只固定某个链路口引导)。然而应当注意：TS101处理器的链路口与SHARC系列的DSP是不兼容的。

　　2.2 链路DMA