基于RTL综合策略的状态机优化方案

　　有限状态机及其设计技术是数字系统设计中的重要组成部分，是实现高效率、高可靠性逻辑控制的重要途径。大部分数字系统都可以划分为控制单元和数据单元两个组成部分。通常，控制单元的主体是一个状态机，它接收外部信号以及数据单元产生的状态信息，产生控制信号序列。状态机性能的好坏对系统性能有较大的影响。良好的状态机的实现不仅与状态机的设计有关，而且与采用的综合策略密切相关，不同的综合策略对最终实现的状态机的性能有很大的影响。

　　Synopsys公司的DC (Design Compiler，设计编译程序)提供了针对状态机的综合优化策略，这个过程既可以完全自动进行，也可以手工进行。本文论述了两种综合策略的实现。

　　1　状态机的基础描述

　　从数学的角度看，有限状态机可以表示为一个五元组M = (I， O， S，δ，λ) 。其中： I和O 分别表示输入、输出量; S 为状态向量;δ为次态方程(δ： S ×I) ;λ为输出方程(λ： S ×I) 。

　　从实际状态机的实现角度出发，根据输出方程，有限状态机可以分为3类：

　　a) 输出是状态向量和输入的函数———Mealy型状态机(λ： S ×I →O ) ;

　　b) 输出仅是状态向量的函数———Moore 型状态机(λ： S →O ) ;

　　c) 输出等于状态向量———状态输出型状态机(λ： S = O ) 。

　　在实际中最常用的状态机是Mealy型和Moore型状态机。

　　从电路的角度看，有限状态机是由触发器、寄存器和组合逻辑组合成的系统，图1展示了有限状态机的一般结构：一组保存状态向量的触发器，产生次状态和输出的组合逻辑。

　　图1　有限状态机一般结构

　　1.1　状态表

　　为了采用DC的有限状态机优化策略，必须首先把原始的状态机转换为用DC状态表描述的格式，这种转换可以自动完成，也可以手动完成。Synopsys的状态表提供了一种简单的、独立于工艺的有限状态机描述方式。下面是一个状态表的例子

　　# State table body

　　Input PresentNextOutput

　　Value State State Values

　　0 RESET RESET 00

　　1 RESET STATE1 01

　　0 STATE1 RESET 10

　　1 STATE1 STATE1 11

　　# Preferred state encoding

　　.encoding

　　RESET 2#00

　　STATE1 2#01

　　状态表的主体由行组成，每一行描述状态机的一个特定的状态转换。每行有4列：输入值，当前态，次态，输出值。有的输入可以引发状态转换，有的则不会。从状态表可以很容易看出状态机的转换行为。状态表还可以包含一个可选的部分，用于给出首选的状态编码，这些状态编码可以以十进制、二进制或者十六进制给出。