用DSP实现时钟芯片DS12C887工作的一种方法

　　1 引言

　　在微机继电保护装置中，一般需配备时钟芯片，以使系统的保护动作、事件变位、告警信息的时间得到记录和上传，便于以后进行事故分析和处理。而目前较常用的时钟芯片一般以intel总线时序工作，时钟芯片硬件上又存在地址和数据线复用的特点，在保护装置中如果采用dsp作控制芯片，会出现dsp地址和数据线无法与时钟芯片直接配合的情况，这时需借助软件控制机制，来模拟时钟芯片的工作时序，实现其工作。

　　ti公司的tms320f206dsp是一种低价格、高性能16位定点运算dsp，具有c2xx系列中dsp的优点和flash容量大的特点，在电力系统微机保护中，是常用的dsp控制芯片。ds12c887是一内置锂电池、石英晶振和写保护电路的实时时钟芯片，具有可编程中断、方波发生器和128字节寄存器和ram空间，因而具有断电时钟信息不丢失的特点，是pc机中内置时钟芯片的理想替代品。

　　2 ds12c887时序分析与设计考虑

　　ds12c887有地址数据复用总线8根，引脚as控制地址锁存，/cs控制片选。可设置为两种接口总线时序工作方式，当mot脚接地时ds12c887 工作在intel总线时序方式，其intel接口总线写周期时序如图1所示，通过图1的时序分析，可将ds12c887总线写周期分以下5个状态:　

　　图1 ds12c887 intel接口总线写周期时序

　　(1) /cs为低，/rd、/wr为高，ale为低，地址数据总线处于无效;

　　(2) /cs为低，/rd、/wr为高，ale为高，地址数据总线上地址有效;

　　(3) /cs为低，/rd、/wr为高，ale为低;地址数据总线上地址有效;

　　(4) /cs为低，/rd为高，/wr 、ale为低，地址数据总线上数据有效;

　　(5) /cs、/rd、/wr为高，ale为低，地址数据总线处于无效;

　　ds12c887地址数据总线和控制线受dsp写输出数据控制，在硬件设计中，采用dsp软件读写控制方式，这种仅以数据总线对ds12c887总线时序模拟实现其信息读写存取方式，在硬件上相对简单，采用可编程逻辑器件易于实现。为方便硬件设计上的调整和更改，系统设计中采用xilinx公司的cpld 可编程逻辑器件，将dsp数据总线及部分地址总线及控制线/rd、/wr、/rst、/is、/ds等引脚引入，同时引入ds12c887地址数据总线及所需的控制线引脚。

　　其次，设dsp数据线向外设i/o单元ds12c887操作，当dsp地址线选中该单元，且dsp的/wr为低，向该单元发写命令，将数据总线上数据送出，为使写输出和i/o单元片选信号结束后继续保持总线上输出的数据，采用数据总线输出接锁存器方式，锁存输出的dsp总线数据状态保持到下次向该i/o 单元写数据为止。锁存器控制输出接时钟芯片总线和控制线，dsp输出数据包含有写到控制时钟芯片ds12c887的地址信息、数据信息、控制状态，当 dsp按照上述分析的状态要求输出数据信息，通过锁存控制，就可描述ds12c887 intel总线接口写/读周期状态，从而实现时钟芯片的工作寄存器和ram单元读写存取及相应操作。