单芯片可重构数字接收机的研究

　　1 引言

　　随着超大规模集成电路的发展和超大规模可编程器件(FPGA)的出现, 使得在一片芯片上集成一个复杂系统成为现实, 即系统芯片(SOC), 所以单模块、单芯片的接收机不仅是可实现的, 而且是一种必然趋势。用软件实现接收机数字信号处理功能并利用高速大规模可编程 FPGA 芯片实现, 既可编程系统芯片(SOPC)。通过修改软件, 可以改变接收机的功能, 而且由于在软件、硬件上都是一个模块, 可以方便的进行功能扩展以及与其它系统连接, 基于以上原因, 本文提出利用单芯片FPGA 实现宽带中频数字接收机系统。随着科学技术的发展, 作战平台面临的威胁日益增加, 其工作的电磁环境日渐复杂。为了提高生存率,作战平台不得不配备越来越多的电子设备。这样将导致设备所占的体积、重量、能耗增大。为了适应现代高科技战争的特点, 电子装备应向小型化、轻量化方向发展, 实现同一个硬件平台上实现不同设备或相同设备的相同功能的目的, 即装备的可重构性。要达到这一目的, 就必须从材料、设计手段、加工工艺、制造方法、组装方式和元器件等方面着手。在设计方法上, 采用先进的EDA 技术是装备集成化和小型化的高效解决方案。

　　2 SOPC 与数字接收机

　　传统的SOC 设计依赖于固定的ASIC。其设计方法通常采用全定制和半定制电路设计, 设计完成后如果不能满足要求, 需要重新设计再进行验证, 其结果是导致设计开发周期变长, 开发费用大大增加。与ASIC 比较, 基于可编程逻辑器件FPGA 的SOC 设计就十分灵活、便捷, 不仅性能、速度、连接具有优势, 而且可以缩短设计时间, 再加上PLD 是按标准器件生产出来的, 规模效应使得PLD 的成本相对十分低廉, 故而在半导体领域中PLD 越来越多地成为系统级芯片设计的首选。图1 提供了硬件(器件和开发套间)和软件(EDA 工具和IP 核) 的全套解决方案。它包含基于软核Nios 的嵌入式处理器和利用系统工具DSPBuilder实现DSP 处理两种方案, 这两种方案可以结合使用。

　　本文的数字接收机是基于软件无线电中宽带中频带通采样结构的接收机, 其设计主要是利用单芯片FPGA 实现 A/D 变换后的数字信号处理。在数字接收机中, 要数据处理需要大的吞吐率,要提高系统的吞吐率就必须对信号采用并行处理。传统的并行系统主要有两种: 一是基于多处理器系统的软件方法; 二是基于专用集成电路(ASIC)技术的实现方法。第一种方法, 硬件效率不高, 电路庞大而复杂,在很多场合无法满足实时处理要求。第二种方法, 由于采用ASIC 电路, 一旦设计完成, 只能专用, 可编程能力差。而大规模现场可编程门阵列技术( FPGA)的出现, 弥补了以上的不足, 它特有的并行处理和重构性是硬件系统更具快速性和灵活性。因此, 本文提出基于单片 FPGA 的数字接收机实现方案如图2 所示。