基于FPGA的科氏质量流量计数字闭环系统设计

　　0引言

　　科氏质量流量计(Coriolis Mass Flowmeter, CMF)是一种基于谐振原理和科氏效应(Coriolis effect)的直接质量流量传感器，CMF在测量精度和重复性方面具有独特优势，并兼具密度测量功能。

　　CMF由敏感单元和变送器组成(图1所示为典型的U型管CMF)，被测流体流过测量管，在科氏效应的作用下，两个拾振器(电磁式速度传感器)的信号之间将产生一个相位差，由此相位差可解算得到被测流体的质量流量，而测量管的振动频率则反映了流体的密度。变送器由闭环控制单元和流量解算单元组成，闭环控制单元通过闭环正反馈控制将测量管维持在谐振状态，流量解算单元对传感器信号进行解算得到密度、质量流量等信息。

　　由CMF的原理可知，测量管处于谐振状态是CMF进行准确测量的先决条件，由闭环控制单元产生的驱动信号对激振器进行控制来实现。通常拾振器的信号是正弦信号，频率、相位和幅值这3个参数反映了测量管的振动特性，因此通过控制驱动信号的频率、相位和幅值来维持拾振信号的稳定(也就是维持测量管的谐振态)。目前，广泛被采用的控制律是:在驱动信号的作用下，使测量管以恒定的振幅稳定在谐振状态。

　　根据谐振理论，处于谐振状态时，谐振子的振动与激振力有90⁰的相位差，而常用的拾振器是电磁式速度传感器，拾振信号与谐振子的振动自然有90^。的相位差，这两个相位差相互抵消，这样就简化了对驱动信号的约束:理想的驱动信号只要与拾振信号同频率同相位，并通过幅值的变化使拾振信号的幅值维持恒定就可以稳定测量管的谐振态。

　　为使CMF有更好的测量性能和更普遍的适用性，数字信号处理技术和数字电路技术被应用在CMF的信号检测与闭环控制中。在英国，已经出现了数字式的CMF变送器产品，国内的研究仍处于实验阶段。

　　文中介绍一种基于FPGA (Field Programmable Gate Array )的CMF数字闭环系统的设计，以高速并行器件FPGA为运算和控制核心，对经A/D转换后的拾振信号进行实时处理，借助现代数字信号处理方法得到驱动信号，经D/A转换后输出控制激振器，从而使测量管维持谐振状态，为后续的准确测量提供条件。

　　1系统硬件设计

　　系统按照模块功能划分为信号预处理与A/ D转换电路，FPGA信号处理电路、D/A转换与驱动电路3部分。系统硬件框图如图2所示。

　　1. 1信号预处理与A/D转换电路

　　信号预处理电路主要对拾振器拾取的微弱信号进行放大及滤波处理，以满足后续A/D转换电路对信号的要求。信号预处理电路采用低噪声放大器OPA2263，辅以精密电阻和高精度电容，对拾振器拾取的两路振动信号进行幅度放大及低通滤波。为减小滤波电路对两路信号相位的影响，该低通滤波器的截止频率远远高于信号频率。后续的A/D转换芯片采用的是PCM1800，它由十5 V单电源供电，由于拾振信号是以OV为中心轴的交变电压信号，因此信号预处理电路中还需将拾振信号抬高一个基准电压2. 5 V，以保证A/D采集信息的完整。