基于FPGA的无线通信收发模块设计方案

　　1 前言

　　近年来，随着半导体工艺技术和设计方法的迅速发展，系统级芯片SOC的设计得以高速发展，这已成为业界热点。但是，由于SOC产品设计具有开发周期相对较长、高成本和高风险等特点，对市场的变化非常敏感，这使得SOC在消费电子、汽车电子、工业设计领域的发展进程仍然缓慢。与此同时，当今的制造工艺能够提供更多更高速的逻辑、更快的1/O和更低价位的新一代可编程逻辑器件，现场可编程门阵列(FPGA)己然进入嵌入式应用领域，高性能FPGA也不再局限于引进系统粘合逻辑，也可作为SOC平台，而在过去，由于性能缘故，只有专用集成电路(ASIC)或专用标准产品(ASSP)才能达到相应的要求。不仅如此，由于FPGA的现场可编程特征，它己成为更具灵活性和广泛性发展前景的工业设计平台。

　　FPGA可轻易地被修改变更、修复缺陷，或在用户需要升级和配合市场发展时去创制未来的衍生产品。这一趋势在工业无线通信设计方面更加明显。当考虑到上市时间、实施灵活性及未来过时等问题时，采用FPGA作为专用芯片设计是一个最佳的项目实施方案。

　　基于摩尔斯信号的通信是人类最早的无线通信方式，它仍应用在海事移动通信、航空移动通信、广播、卫星通信当中。由于摩尔斯电码信号通信的传统性、经济性和有效性，它在海事移动通信中仍占主导地位，特别是船与船、船与岸、岸与船之间的摩尔斯通信更是占据通信业务总量的80%以上。

　　基于PC机的MORSE电码信号自动处理己经实现，但在海事移动通信中，它还是受到一些客观条件的约束，缺泛方便性和灵活性。本文从基于FPGA平台的专用芯片设计技术入手，分析和设计了一种摩尔斯电码的无线通信发射模块设计方案，并对设计进行了仿真验证。

　　2 可编程逻辑电路设计方法

　　基于可编程逻辑电路的设计基本方法，一种是传统的系统硬件电路设计方法，它是采用自下而上(bottom-up)的设计方法。另一种就是20世纪80年代开始兴起的EDA(Electronic Design Automation)硬件电路设计方法。

　　随着大规模专用集成电路的开发和研制，为了提高开发效率和增加己有开发成果的可继承性，以及缩短开发时间，各种新兴的EDA工具开始出现，特别是硬件描述语言HDL(Hardware Description Language)的出现，使得传统的硬件电路设计方法发生了巨大的变革，新兴的EDA设计方法采用了自上而下(top-down) 的设计方法。所谓自上而下的设计方法就是从系统总体要求出发，自上而下地逐步将设计内容细化，最后完成系统硬件的整体设计。利用语言对系统硬件电路的自上而下设计一般分为三个层次：第一个层次为行为描述，它是对整个系统的数学模型的描述;第二层次是寄存器传输描述RTL，又称为数据流描述; 第三层是逻辑综合。