FPGA能耗优化的方法设计

　　能耗给设计带来的限制可能比任何一个其他因素都多。随着一个新概念的不断发展，平衡新功能和能耗效率成为一个首要问题。

　　控制，并降低电子设计的能耗将使整个产品的开发流程受益。这样可以将一个不合适的产品改进以适应市场，更能为成本和制造上带来巨大变化。举例来说，一个低能耗的设计使用更小的电源，更少的元件，和一个更小的外壳。这样可以减低设计的复杂程度，并最终降低产品的成本。

　　让电子产品的设计符合电源要求需要各个方面的配合。系统工程师，软件工程师，嵌入式工程师，和板级布线工程师都需要对设计工具和方法加以考虑来达到目前的能耗目标。新技术设计流程和市场趋势给工程师带来了新的挑战，而我们也要对产品开发系统做出改变。

　　新的困境

　　能耗管理不是一个新问题，但是当产品尺寸在不断缩小，便携式产品到处都是的时候，情况就已经改变了。薄型电源电池，小尺寸外壳的复杂性，和对高性能的需求都对电源管理构成了很大的挑战。

　　而类似FPGA等可编程器件的加入则更增加了管理的复杂性。与内在功能和能耗可以预测的传统设备相比，FPGA的能耗不能仅仅从简单的数据来推测。FPGA的能耗和内部的程序的尺寸和种类有很大的关系。

　　在嵌入式FPGA设备中管理能耗的难度和设备本身一样的复杂。因为FPGA的能耗很大程度上取决于内部的程序，能耗仅可被可以计算嵌入式自身能耗的工具来预测。另一个选择就是等到原型的阶段，通过“真实的”电源消耗来计算，以此来修改设计以达到性能和能耗的平衡。但是这样的延迟计算使得传统的设计流程无法支持目前的需求。

　　不管怎样，FPGA为设计实现了独特的灵活性，并在性能上和ASIC拉近了差距，对现代的很多产品设计是很有吸引力的。但是能耗的不确定性和分析仍然是一个大问题。看一下影响FPGA设备能耗的原因可以解释管理的复杂程度和预测的难度。

　　FPGA电源分析

　　传统volatile FPGA的一个独特特性是，当设备刚打开时以及当设备从休眠模式被唤醒以后的电流消耗会产生一个明显的波动。这需要在设计中被考虑到，并且和低功耗模式一起保持很好的平衡。当模式改变或者设备被关闭时，设备在功耗最高时会被重新编程以恢复设备运行。

　　增加控制功能以让全部或部分嵌入式硬件关闭固然可以节约大量的能耗，但是在实际应用中这样的节约需要用电源分析工具来进行预测。

　　到目前位置，FPGA能耗控制中最大的变数是动态电源，也就是来自实时操作的影响。