基于NiosII的SOPC中EEPROMControllerCore的设计

　　1 引言

　　由于FPGA的出现，使得我们不需要承担较大风险和较高的流片费用将小规模的或处于研发阶段的芯片制成ASIC芯片了。而基于FPGA的SOC——SOPC(可编程片上系统)，由于其可编程性，按照用户特定需要构建的SOPC是一个在某种程度上替代SOC的较好方案。

　　Altera公司为其FPGA开发了第二代软核嵌入式处理器NiosII，同时开发了用以构建基于NiosII处理器的SOPC Builder，使得用户可以通过自定义逻辑的方法方便地开发基于NiosII的SOPC系统。SOPC Builder集成在EDA工具QuartusII中，提供了NiosII处理器及一些常用外设接口，如DMA控制器, SDRAM控制器，SPI接口以及锁相环PLL等等，对于一些库中没有提供的模块用户可以自己定义添加。在实际应用中，具有I2C接口的EEPROM有着广泛的运用，本文就是在基于NiosII的SOPC中设计了一个EEPROM Controller Core，用Verilog HDL描述硬件逻辑部分，同时编写相关驱动，下载到Stratix系列的 FPGA中实现了对片外EEPROM A T24C02的读写。

　2 基于NiosII的Controller Core

　　SOPC中的各模块通过Altera公司开发的Avalon总线互连。任何一个挂接在Avalon总线上的模块都必须符合Avalon总线规范，即包含特定的信号类型clk，reset，chipselect，write，writedata等，并满足一定建立保持时间和等待周期的读写模式。一个典型模块的Controller Core由硬件和驱动软件两部分构成。

　　2.1硬件构成

　　基于NiosII的Controller Core是用于构建SOPC的基本组件，它由HDL语言描述其硬件逻辑，一个典型的Controller Core由task logic(行为模块)，register file(寄存器)，interface(总线接口)三部分组成，它们在逻辑上的关联关系如图1所示：

　　图1Controller Core在逻辑上的关联关系

　　interface是顶层模块，与Avalon总线的直接接口;register file：通信模块，对模块内部寄存器读写的通道;task logic：行为模块，实现模块逻辑功能的核心部分。Avalon总线通过顶层接口模块对寄存器进行操作，从而实现对行为模块的访问和控制。

　　2.2 驱动软件

　　驱动软件是系统提供给上层应用程序访问底层硬件的通道，由一些特定名称的文件夹和C文件组成，其典型结构和功能如下:

　　(1) inc/_regs.h头文件是最底层的也是唯一的硬件接口,定义了与Controller Core相关的数据结构、常量和函数原形等。

　　(2) hal/inc/_routines.h头文件包含了实现驱动功能的函数声明等相关信息。

　　(3) hal/src/_routines.c示例程序包含了具体实现驱动功能的子函数，用于指导软件开发人员使用该Controller Core。

　　3 EEPROM工作原理

　　二线制EEPROM AT24C02是一种采用I2C接口的串行可电擦除可编程只读存储器。因其接线简单且对数据修改具有足够的灵活性，故得到了广泛的应用。