由于FPGA具有速度快，效率高，灵活稳定，集成度高等优点，所以为了提高串口通信的速度和效率，在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因，串行通信经常会出现异常情况。然而，在串行通信中添加CRC校验，可以提高通信的可靠性。采用VerilogHDL设计的一个带CRC校验的串口通信程序，对其下载到FPGA芯片中进行实验验证，得到的结论是用FPGA进行串口通信，可大大提高通信的速度和效率，且CRC校验确保了通信的准确性及卡可靠性。

采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器（UART）的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列（FPGA）的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。

提出一种基于FPGA技术的多路模拟量、数字量采集与处理系统的设计方案,分析整个系统的结构,并讨论FPGA内部硬件资源的划分和软件的设计方案等。本设计方案外部电路结构简单可靠,特别适用于多路检测系统中,而且可以根据需要容易地对系统进行扩展,对于检测系统来讲具有一定的通用性。

介绍基于RISC技术的8位微控制器的设计与实现.主要包括RISC指令集的选取;取指单元、译码单元、执行单元的设计;取指、译码、回写三级流水线技术的实现.该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通用寄存器、2K×16位的程序存储器、512字节的数据存储器.设计使用可综合的Verilog语言描述,QuartusⅡ软件仿真,FPGA器件验证实现.

针对分辨率为1024×768的LCoS屏编写了VerilogHDL驱动代码，在quartusⅡ9．1平台上综合编译，并在Aftera的FPGA芯片EP3C5E144C8上进行了功能验证和实际输出信号测量。采用异步FIFO结构解决了跨异步时钟域的数据传输问题。嵌入FFTIP核后，可进一步对图像进行基于FFT的变换处理，分析图像的频谱。为计算全息3D图像处理及显示提供了硬件平台。

图像采集是数字化图像处理的第一步,开发图像采集平台是视觉系统开发的基础.本课题提出了基于FPGA的图像采集系统整体实现方案.采用Verilog HDL语言编写程序,并用Modelsim等软件进行联合仿真,然后下载到DE2开发板实现图像采集功能.

在简要介绍地日运行规律的基础上，确定了视日运动跟踪法的计算模型及跟踪装置的机械结构。采用FPGA芯片XC3S1500为处理器，以步进电机为执行机构，采用Verilog语言设计实现了高度角-方位角太阳跟踪系统。根据系统的要求建立了计时模块、太阳高度角方位角计算模块、日出日落时间计算模块和步进电机脉冲控制模块。通过实验测试该系统能够达到预期的性能指标，对提高太阳能的利用率具有重要的现实意义。

为了在高速采集时不丢失数据，在数据采集系统和CPU之间设置一个数据暂存区。介绍双口RAM的存储原理及其在数字系统中的应用。采用FPGA技术构造双口RAM。实现高速信号采集系统中的海量数据存储和时钟匹配。功能仿真验证该设计的正确性，该设计能减小电路设计的复杂性，增强设计的灵活性和资源的可配置性能．降低设计成本。缩短开发周期。

设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。

集成电路设计越来越向系统级的方向发展，解决模块间的接口问题显得尤为重要。SPI串行总线是一种常用的标准接口，其使用简单方便而且占用系统资源少，应用相当广泛。本文将介绍一种新的通用的SPI总线的FPGA实现方法。