基于JTAG控制器Net-1149.1的测试系统模型

0　引言

北京谱仪(BES)在经过十多年的成功运行并取得若干重要的物理成果之后,目前正在进行升级改造,将要重新设计并建造一个高性能的谱仪系统(BESIII)。其中主漂移室(MDC)的时间测量部分将采用CERN研制的HPTDC(High Performance TDC)芯片。由于HPTDC的测试及控制需使用JTAG实现,因此,我们建立了一个基于PC机、JTAG控制器Net-1149.1和测试目标板的小型测试系统模型。并且,在测试主机平台上通过软件编程来实现JTAG控制器对目标板的控制。

1　JTAG基本原理及结构

1.1　JTAG的基本原理

JTAG(Joint Test Action Group)是联合测试工作组的简称,在1990年被定为IEEE的标准——IEEE Std 1149.1,成为一种通用的测试标准。通常提到的JTAG表示边界扫描测试方法,其基本思想就是在靠近器件的每一个输入/输出管脚处增加一个移位寄存器单元(又称为边界扫描单元),这样,依照边界扫描测试的规则,这些寄存器单元可以用于控制和读出输入或输出管脚的状态(高或低)[1]。

1.2　JTAG的基本结构

在IEEE 1149. 1标准[2,3]中将基本的JTAG硬件单元分为4类:

1)测试存取通道(TAP);

2)TAP控制器(TAP Controller) ;

3)指令寄存器(IR);

4)测试数据寄存器组(TDR)。

其中TDR包含自定义寄存器、边界扫描寄存器(BSR)和旁路寄存器等。边界扫描寄存器是用边界扫描单元组成的边界扫描链,每个单元介于外部管脚与内部逻辑之间,各寄存器间串行连接,并由TAP(检测口控制器)来控制数据链的在边界扫描链中的动作。写入或读出指令寄存器和测试数据寄存器的工作由TAP控制器来控制。TAP控制器的状态用TMS和TCK来控制,指令和测试数据从TDI移入,与移入数据对应的数据从TDO移出,如图1所示。具体操作步骤为:

1)移入测试指令并对该指令解码,即选择一个特定的数据寄存器;

2)将测试数据从TDI移入移位寄存器中,并把测试数据结果从TDO移出;

3)实现测试功能,如捕获,移位和更新测试数据等,全部测试过程由TAP控制器控制。

JTAG的基本结构如图2所示。

TDI:数据输入信号;

TDO:数据输出信号;

TMS:工作方式控制信号;

TCK:工作时钟;

TRST:复位信号。

2　Net-1149.1控制器简介

Net-1149.1是Corelis公司研发的JTAG控制器。为了方便用户的使用,Corelis公司提供了多种接口的JTAG控制器,用于基于扫描原理的测试、分析和诊断;如PCI、ISA、Ether-net、USB以及VXI等接口方式。我们选用的是基于以太网接口方式的智能化的边界扫描控制器Net-1149.1,它在整个边界扫描测试过程集成了局域网络的功能,可以在任何有网络支持的PC机或工作站和任何基于JTAG协议的待测试单元之间提供一个智能化接口[4]。Net-1149.1控制器包含4个相互独立的测试存取通道(TAPS),首先由主机通过网络将测试指令和测试向量加载给控制器Net-1149.1,然后控制器再将它们转移到待测单元,最后把待测单元的响应结果传回主机供进一步分析。另外,随Net-1149.1附带了可在Windows或者UNIX开发环境下使用的用C编写的SFL(scan function library)动态链接库,为用户提供了用C语言对控制器进行应用程序开发的能力。