基于CPLD的加速度测试仪设计

　　0　引　　言

　　目前,在军事武器研究、石油井压裂技术、航空、航天、机械、电子等多个领域中,为保证产品的质量,实现产品工作的最优化,常常需要对一些高冲击下瞬态信号进行捕获。其中加速度参数测试准确与否,对产品工作好坏起着至关重要的作用。因此,实时地采集数据并将其记录下来进行分析、研究是很重要的一步。但是这种瞬态信号持续时间极短,将其捕获并记录其过程,是很困难的。同时在一些特定环境下,对测试仪器的微型化、高速、低功耗、多通道、耐高温等系统技术参数也提出了更高的要求[1-2]。基于CPLD的时序逻辑控制电路,能够将大量逻辑功能集成于一个单片IC中,节省了资源,通过在线编程,使设计更灵活,可靠性更高[3]。同时,它可以实现在外围电路不变的情况下,修改芯片内部的设计,来完成新的逻辑功能,这种修改设计相当于将房屋进行了重新装修,这种装修对CPLD来说可进行上万次。与传统的单片机数据采集系统相比,CPLD可以进行高速的数据采集;而相对于DSP,CPLD功耗和成本较低[4]。结合CPLD的众多优点,本文设计了一种以CPLD为核心器件,捕获高冲击下加速度信号的测试仪器。

　　1　测试仪总体设计

　　1.1　测试仪设计应满足的技术指标

　　1)通道数:4个;

　　2)加速度传感器:测量加速度±1000 g;

　　3)采样频率:>=500 Ksps;

　　4)数据分辨率:12位;

　　5)采样记录时间:>=400 ms;

　　6)负延时长度:0~128 KB可选;

　　7)测试仪工作电路微功耗,不工作是处于省电状态。

　　此外,要求设计测试仪体积尽可能小,所选用芯片采用贴片式。

　　1.2　测试仪设计思路及工作原理

　　要测量和记录4个通道的加速度的变化曲线,根据设计要求和测试仪所具有的功能,加速度测试仪器以CPLD为核心器件,主要由加速度传感器、模拟电路、数字电路、控制电路等部分组成。总体方案框图如图1所示。

　　2　测试仪的电路设计

　　2.1　模拟电路的设计

　　测试仪模拟电路主要是加速度传感器信号的放大、滤波。测量的是动态加速度,为此选用压电式加速度传感器。传感器随测试装置一起放入被测环境中,当它感受到加速度信号时,其输出端产生一个与加速度成正比的电荷量,配接电荷放大器可测量振动的加速度,速度和位移,也可以测量冲击信号[5]。

　　加速度信号的放大调理电路如图2所示,U1、U2构成了的一个具有带通滤波功能的电荷放大电路。U1为电荷放大器;U1与U2之间为带通滤波电路;U2将滤波后的模拟电压信号放大10倍并输出到A/D转换电路。其中调理电路的带通滤波器的下限截止频率fL为: