VFD专用驱动芯片M35500原理及应用

　　1 功能特点

　　M35500AFP/AGP是日本三菱公司生产的驱动VFD(Vacuum Fluorescent Display真荧光显示屏)的专用芯片。它具有体积小，集成度高，外围器件少，使用方便等优点。可以直接与控制器和显示屏配套使用。采用串行通信方式，可自行分配地址和自动识别指令，并且与控制器的通信十分简单，M35500内部集成有数据存储器，显示时不占用控制器的时间，而且驱动端口多，管脚分配自由度大，驱动电压范围宽，可以适应多种显示屏的需要。

　　该芯片具有以下特点：

　　●具有26个高耐压值的输出口，包括段信号输出口和位信号输出口;

　　●内含6通道8位A/D转换器;

　　●具有串行外设接口;

　　●输出口内置掩摸下拉电阻;

　　●输入口内置噪音滤波器;

　　●驱动电压范围为-45V～+5V;

　　●带有内置时钟发生电路。

　　2 引脚功能

　　M35500芯片的引脚排列如图1所示。各引脚功能如下：

　　1脚和44脚(VDD)为电源引脚，通常接+5V;

　　2脚(XOUT)为时钟输出端口;

　　3脚(VSS)为电源地，通常接0V;

　　4脚(XIN)为时钟输入端口;

　　5脚(RESET)为复位引脚。该脚接低电平时，芯片被复位;

　　6～11脚(ANs～AN0)为6个A/D输出端口，可以实现6通道8位A/D转换，输出数字信号由SOUT(14脚)口输出;

　　12脚(CS)为片选信号。当需要进行通信时，选定该芯片，低电平有效;

　　13脚(SIN)为串行数据输入端口，由控制器传送来的信息由此端口进入芯片，而且内部有噪声滤波电路。串行通信信号8位默认为一个字节，由芯片进行指令识别和地址分配;

　　14脚(SOUT)为串行数据输出端口，复位后呈高阻态;

　　15脚(SCLK)为串行通信时钟信号输入端。它内部也有噪声滤波电路，每个时钟都由2MHz的采样频率进行采样以确定是噪声还是信号;

　　16、17脚(VEE)为下拉电源，它的作用是为下拉电阻提代电压，即驱动VFD信号的低电压;

　　18～25脚(DIG0/P0～DIG7/P7)可作为信号输出端口或普通数据输出端口;

　　26～35脚(DIG8/SEG17～DIG17/SEG8)可作为位信号输出端口或段信号输出端口;

　　36～43脚(SEG～SEG0)为段信号输出端口。

　　3 电气特性

　　3.1 极限参数

　　M35500芯片的极限参数如下：

　　●电源电压VDD：-0.3V～+7.0V(Ta=25℃);

　　●输入电压VIN：-0.3V～VDD+0.3V;

　　●段或位输出电压V)：VDD-50V～VDD+0.3V

　　●耗散功率：Pd=600mW;

　　●工作环境温度Topr:-20～+85℃;