小型化高速数据记录器

　　0　引言

　　数据采集与存储系统是信号与信息处理系统的重要组成部分。伴随数据采集速度的提高和信号处理算法的要求,对数据存储的速度和效率的要求也越来越高,而且对应用环境的要求也越来越苛刻。目前典型的数据存储方案有:基于计算机总线的硬盘存储技术[1],但计算机总线带宽限制了存储速度且体积庞大;硬盘直写的数据存储技术[2],但硬盘的环境适应性较差;基于DDR(双数据率)模组存储技术[3],存储容量小,适合短时超高速存储。文中基于SOPC(片上可编程系统)技术,以大容量非易失存储体(Nand flash)作为数据载体,设计了一种小型化的高速数据记录器,该记录器体积小,可靠性高,已成功应用于光测设备中。

　　1　记录器硬件结构

　　图1为记录器结构框图,主要由高速数据吉比特串行收发器,Nandflash大容量数据存储卡,可编程逻辑器件(FPGA)等组成。串行收发器可为输入数据流提供单路最高6·25 Gbit/s的数据带宽; Nandflash存储卡容量达到64GByte,可接收160MBit/s的持续数据存储,且集成了USB2. 0接口,易插拔;FPGA及外围DDR缓存,RAM阵列实现了基于linux操作系统的SOPC技术的数据压缩、附加信息叠加及记录器与千兆网络的互连,各功能模块可灵活配置。

　　2　主要模块设计

　　2. 1　高速串行接口模块

　　从并行I/O电路到串行I/O连接功能解决方案的转变,成为一种能够降低系统成本、简化系统设计并提供所需的扩展性,从而满足新的带宽需求的手段,这种转变受到了各行业的推动。与传统的并行实现方法相比,基于串行I/O的设计具有很多优势,包括:器件引脚数少、降低了电路板空间要求、连接器较小、电磁干扰降低并具有较好的抗噪能力,但设计中也面临一定难度的挑战,包括:信号完整性、阻抗和功率要求、屏蔽性要求、印刷电路板(PCB)设计要求以及连接器和电缆的选择要求。设计中,光纤收发模块使用的是高性能光纤收发器FBR-57R5APZ,支持通过多模光纤传输到4·25 Gbit/s的高速串行连接。可编程逻辑电路(FPGA)内采用吉比特高速串行IP核(MGT,Multi-GigabitTransceiver)实现数据的接收/发送。原理框图如图2所示。

　　2. 2　千兆网络接口模块

　　采用Virtex-5 FX70T,基于PowerPc440处理器和CoreCon-nectBus总线的SOPC架构下设计高速率的千兆以太网传输系统。设计的结构框图如图3所示。

　　系统中,传输的数据从FIFO接口输入,暂时存入DDR2中,达到一定的数据量后,向PPC440发送中断信号, PPC440收到中断后通过DMA通道将数据从千兆以太网将数据送出。远程主机可以通过网络向PPC440发送命令, PPC440根据命令控制数据传输。NOR FLASH用于掉电后程序的存储。